本板卡基于Xilinx Zynq Ultrascale+ MPSOC系列SOC XCZU15EG-FFVB1156架构，PS端搭载一组64-bit DDR4，容量32Gb，最高可稳定运行在2400MT/s，1路USB3.0接口、1路千兆网络接口、1路DP接口，2路RS232,2路Can接口。板卡具有自控上电顺序，支持多种启动模式，如Nor Flash启动，EMMC启动，SD卡启动等。PL端接一组64-bit DDR4，容量32Gb，最高可稳定运行在2400MT/s；另有2路40G QSFP光纤接口。

      PL端外扩4片ADRV9009芯片，ADRV9009是一款高集成度射频(RF)、捷变收发器，提供双通道发射器和接收器、集成式频率合成器以及数字信号处理功能。构成8收8发的MIMO阵列应用，可应用于目标探测，天地通信等。

二、FPGA技术指标 

●  PS端挂载一簇DDR4，数据位宽64-bit，容量32Gb，最高可稳定运行在2400MT/s；

●  PS端挂载两片QSPI x4 NorFlash，每片容量512Mb，用于系统配置程序存储；

●  PS端挂载挂一片EMMC，64Gb容量，可用于系统配置程序存储；

●  PS端外挂SD卡接口，可用于系统配置程序存储；

●  PS端外接Display Port接口，支持Display Port 1.2a协议标准，仅支持对外输出；

●  PS端外接一路千兆以太网接口，支持10/100/1000Mbps速率传输；

●  PS端外接一路USB3.0接口，最大速率可达5Gbps；

●  PL端挂载一片SPI接口的DataFlash，容量16Mb，可用于存储系统参数信息；

●  PL端通过SPI外接两组独立CAN FD控制器，CAN FD接口最高速率可达5Mbps；

●  PL端外接2路QSFP+接口，最高支持40Gbps数据传输速率；

●  板卡外接两路RS232接口，由PS端UART转出，可用于系统调试及状态信息打印；

●  板卡留有多路用户自定义测试IO管脚；

●  板卡留有一组4位用户自定义拨码开关；

三、板卡模拟部分

●  8发射器

●  8接收器

●  最大接收器带宽：200 MHz

●  最大可调谐发射器合成带宽：450 MHz

●  最大观察接收器带宽：450 MHz

●  全集成的小数 N 射频合成器

●  全集成的时钟合成器

●  适用于射频 LO 和基带时钟的多芯片相位同步

●  JESD204B 数据路径接口

●  调谐范围：75 MHz 至 6000 MHz

●  外部本振接口：EXT_LO

●  外部时钟参考：REF_CLK_IN

四、板卡综合指标

●  板卡芯片全部采用工业级芯片；

●  板卡大小 250X160mm

●  板卡工作电源 +12V@5A

●  工作温度：商业级 0℃ ~ +55℃，工业级-30℃~+65℃

五、接口软件内容

●  PS端QSPI加载测试代码；

●  PS端EMMC加载测试代码；

●  PS端SD卡加载测试代码；

●  PS端Display Port接口测试代码；

●  PS端USB3.0接口测试代码；

●  PS端DDR4读写测试代码；

●  PS端千兆网口收发测试代码；

●  PS端UART接口读写测试代码；

●  PL端SPI接口的DataFlash读写测试代码；

●  PL端QSFP+接口ibert模式测试代码；

●  PL端CAN FD接口测试代码；

●  其它GPIO信号连通性测试代码；

●  ADRV9009的接口配置和JESD204B的数据读写。

六、ADRV9009 软件开发